반도체 강자인 TSMC는 최근 IEDM 컨퍼런스에서 2030년까지 1조 개 이상의 트랜지스터가 포함된 칩 패키지를 개발하겠다는 야심찬 계획을 발표했습니다. 이 획기적인 목표는 3D 스태킹 기술의 잠재력을 활용하고 N2 노드에서 N1 노드로 발전하는 것을 목표로 하는 TSMC의 전략적 로드맵의 일부입니다.
이 전략에는 최대 2,000억 개의 트랜지스터를 지원하기 위해 모놀리식 설계를 발전시키는 것이 포함됩니다. 미래 지향적인 아젠다의 일환으로, TSMC는 2025년에서 2027년 사이에 N2/N2P 공정을 도입할 것으로 예상하고 있습니다. 더 멀리 내다보면, TSMC는 10년 말까지 A10(1nm) 및 A14(1.4nm) 기술로 발전할 것으로 예상합니다.
이러한 움직임은 모듈형 칩 아키텍처로의 광범위한 업계 전환을 나타내며, 이는 AMD와 인텔을 비롯한 TSMC의 경쟁사들도 수용하고 있는 추세입니다. 보다 정교한 모듈식 설계로의 발전은 고성능 컴퓨팅에 대한 수요 증가와 계산 작업의 복잡성 증가에 부응할 것으로 예상됩니다.
이 기사는 AI의 지원으로 생성되고 번역되었으며 편집자에 의해 검토되었습니다. 자세한 내용은 우리의 이용 약관을 참조하십시오.